特許

J-GLOBAL ID：200903087223411537

回路シミュレーション方法及び回路シミュレータ

発明者： 遠藤 英明 ,  大平 茂晴
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平7-194467
公開番号（公開出願番号）：特開平8-161389
出願日： 1995年07月31日
公開日（公表日）： 1996年06月21日
要約：

【要約】【目的】 シミュレーションの精度の向上、データ量の削減する。【構成】 ステップS11において、lT 、及び各分岐先ノード迄の配線長を読み出す。ステップS12において、lT と閾値nとの比較をする。ステップS13において、その全ての分岐先ノードに対して、1つのtpdを割り当てる。ステップS14において、RW を求める。ステップS15において、RW を確率変数として扱うかどうかを、判別する。ステップS16において、各分岐先ノード迄のtpdを、算出する。、ステップS17において、tdpを補正する。ステップS18において、RW の分散を求める。ステップS19〜S20において、tdpの算出とtdpの補正を行う。ステップS21において、RW の分布は離散型と見なすかどうかを決定する。ステップS22〜31において、ガウス分布または離散型の分布に応じてそれぞれtpdの算出と補正を行う。

請求項（抜粋）：

回路セルの出力端子と該出力端子に接続された分岐先ノード迄の信号伝搬の遅延時間を算出する回路シミュレーション方法において、前記回路セルの出力端子と該出力端子に接続された各分岐先ノード迄の配線長と前記出力端子に接続されたRCネットを構成する木(トリー)の全長との比RW を算出するRW 算出処理と、前記RW 算出処理により算出されたRW 及び前記木の全長を用いて前記遅延時間を算出する遅延時間算出処理とを、実行することを特徴とする回路シミュレーション方法。

IPC (2件)：

G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F 15/60 668 A ,  G06F 15/60 662 G ,  H01L 21/82 C