特許

J-GLOBAL ID：200903087253010502

ターミネータおよびネットワークの使用方法

発明者： デービッド・ティー・フイ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-160205
公開番号（公開出願番号）：特開2002-057567
出願日： 2001年05月29日
公開日（公表日）： 2002年02月22日
要約：

【要約】 (修正有)【課題】 集積回路に三重ウエルを備える高速の絶縁体上の金属酸化膜半導体(CMOS-SOI)の応用例のためのターミネータを提供する。【解決手段】 ターミネータ回路は、ターミナル回路に結合された基準回路を有し、基準回路は、互いに背面合せでソース結合されたCMOS-SOI装置を有し、本体は、それぞれ高位電源と低位電源に接続され、高位電源は、基準電圧ノードの一方の側に、低位電源は、他方の側に接続されている。共通の調整された基準電圧より高いレベルおよび低いレベルの電圧が、ターミネータの対応する入力端子回路の制御n型電界効果トランジスタおよびp型電界効果トランジスタの鏡像形装置に供給され、鏡像形装置本体も、各ターン・オン電圧を制御するために、低位電源および高位電源に接続されている。基準回路の抵抗は、ターミネータのスイング電圧を、理想的な50オームの分割抵抗ターミネータに近似するものとして確立する。

請求項（抜粋）：

ネットワークの第1の回路からネットワークの第2の回路へ小さな論理レベルの信号を運ぶためターミネータ回路との接続を行う方法であって、ネットワークの入力端子が、前記第1の回路から前記第2の回路へデータを渡すデータ・ライン上のターミネータとして働くように、ターミネータ回路をネットワークの第2の回路へ接続し、ターミネータ基準回路における論理「1」レベルと論理「0」レベルとの間の入力電圧スイングの中心に等しい調整された電圧レベルを確立するとともに、前記ターミネータ基準回路内のターミネータ入力回路に結合された前記ターミネータ回路のターミネータ基準回路について、前記調整された電圧レベルより高い第1の高位基準電圧レベルと、前記調整された電圧レベルより低い第2の低位基準電圧レベルとを確立するステップと、前記ターミネータ基準回路の第1のノードおよび第2のノードからの別々の経路上で、それぞれ前記第1の高位基準電圧レベルおよび前記第2の低位基準電圧レベルを、それぞれ前記ターミネータ入力回路の鏡像形のp型電界効果トランジスタおよびn型電界効果トランジスタ装置に供給するステップとを含み、前記調整された電圧基準レベルより高い電圧レベルを有する前記第2のノード(15)は、ターミネータ入力回路のn型電界効果トランジスタ(16)装置のゲートに接続され、前記調整された電圧基準レベルより低い電圧レベルを有する前記第1のノード(14)は、ターミネータ入力回路p型電界効果トランジスタ(17)のゲートに接続され、前記ターミネータ入力回路(21)の鏡像形のn型電界効果トランジスタ装置およびp型電界効果トランジスタ装置が、それぞれネットワーク入力端子に結合され、ネットワーク駆動回路をネットワーク被駆動入力回路(14)に接続する、ターミネータ回路との接続を行う方法。

IPC (4件)：

H03K 19/0175 ,  H01L 21/822 ,  H01L 27/04 ,  H04L 25/02

FI (3件)：

H04L 25/02 F ,  H03K 19/00 101 Q ,  H01L 27/04 H

Fターム (23件)：

5F038AV06 ,  5F038BB01 ,  5F038BH07 ,  5F038BH13 ,  5F038DF08 ,  5F038EZ06 ,  5F038EZ20 ,  5J056AA00 ,  5J056AA40 ,  5J056BB02 ,  5J056BB23 ,  5J056BB47 ,  5J056CC04 ,  5J056DD13 ,  5J056DD29 ,  5J056EE04 ,  5J056FF06 ,  5J056HH00 ,  5J056KK03 ,  5K029AA02 ,  5K029AA13 ,  5K029DD04 ,  5K029JJ08