特許
J-GLOBAL ID：200903087259589600
メモリ装置との間のデータ流に選択的に影響を与えるためのシステムおよび方法
発明者：
,
出願人/特許権者：
代理人 (11件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 白根 俊郎
, 村松 貞男
, 野河 信久
, 橋本 良郎
, 風間 鉄也
公報種別：公表公報
出願番号（国際出願番号）：特願2006-517811
公開番号（公開出願番号）：特表2007-524917
出願日： 2004年06月30日
公開日（公表日）： 2007年08月30日
要約：
メモリ装置16との間のデータ流に選択的に影響を与えるシステム10である。システム10は、メモリ装置16に出入りするデータを受取る第1のメカニズム24、26を備えている。第2のメカニズム18は、第1のメカニズム24、26に関連したデータレベルをしきい値と比較し、応答して信号を供給する。第3のメカニズム18、24、26はその信号に応答してデータを第1のメカニズム24、26からまたはメモリ装置16に選択的に放出する。特定の実施形態では、第1のメカニズムはデータレベル情報を提供するレベルインジケータを有するFIFOメモリバッファ24、26を備えている。第3のメカニズム18、24、26はメモリ管理装置18を備え、このメモリ管理装置18はデータレベル情報に基づいて信号を1以上のFIFOバッファ24、26にまたはメモリ装置16に供給し、これらの1以上のFIFOバッファ24、26がデータを放出し、あるいはデータをメモリ装置16から受取る。【選択図】 図1
請求項（抜粋）：
メモリ装置(16)に出入りするデータをインターセプトする第1のメカニズム(24、26)と、
第1のメカニズム(24、26)に関連したデータレベルを1以上のしきい値と比較し、それに応答して信号を供給する第2のメカニズム(18)と、
その信号に応答してデータを第1のメカニズム(24、26)または前記メモリ装置(16)に選択的に放出する第3のメカニズム(18、24、26)とを具備していることを特徴とするメモリ装置(16)との間のデータ流に選択的に影響を与えるシステム(10、10’)。
IPC (1件)：
FI (2件)：
G06F12/00 571B
, G06F12/00 560B
