特許
J-GLOBAL ID：200903087273439203
メモリ制御方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-006285
公開番号（公開出願番号）：特開平8-194643
出願日： 1995年01月19日
公開日（公表日）： 1996年07月30日
要約：
【要約】【目的】 高速メモリの記憶容量を変えずに、バースト転送を高速化する。【構成】 バースト転送データ4は、複数のデータ4a〜4dの集まりである。先頭から数個のデータ4a,4bは、高速メモリ2に格納されている。その他のデータ4c,4dは、低速メモリ3に格納されている。アクセス制御手段1は、プロセッサ等からアクセス要求が出力されると高速メモリ2内のデータ4aにアクセスを開始するとともに、低速メモリ3内のデータ4cにも同時にアクセスを開始する。プロセッサに対しては、まず高速メモリ内のデータ4a,4bが転送される。この間に低速メモリ3内のデータ4cが転送可能となり、プロセッサの待機時間を挟まずに低速メモリ3内のデータ4c,4dが順次転送される。このようにして、バースト転送データを高速に転送することができる。しかも、高速メモリ2内にはバースト転送データの先頭の数個のデータしか格納していないため、高速メモリの記憶容量を増やした場合と同様のデータ転送速度を得ることができる。
請求項（抜粋）：
メモリに格納されたデータをバースト転送により転送するデータ処理装置のメモリ制御方式において、バースト転送時にまとめて転送されるバースト転送データのうち、転送順が遅い後方データを格納する低速メモリと、前記低速メモリにくらべアクセス速度が高速であり、前記バースト転送データのうち転送順が早い前方データを格納する高速メモリと、バースト転送を行う際に、前記高速メモリと前記低速メモリとに同時にアクセスし、前記高速メモリから前記前方データを転送し、前記低速メモリから前記後方データを転送するアクセス制御手段と、を有することを特徴とするメモリ制御方式。
IPC (2件)：
G06F 12/06 522
, G06F 13/28 310
