特許
J-GLOBAL ID：200903087283979915
CMOSトランジスタおよびそのゲート電極との接続孔とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-055138
公開番号（公開出願番号）：特開平6-244369
出願日： 1993年02月19日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 本発明は、シリサイド層を通しての相互拡散を防止して、CMOSトランジスタのゲート電極の表面濃度の低下を抑え、動作速度の高速化を図る。【構成】 P型ゲート電極15を有するPチャネルMOSトランジスタ2とN型ゲート電極16を有するNチャネルMOSトランジスタ3とより構成され、P型ゲート電極15とN型ゲート電極16とが同一ポリシリコン層14よりなり、ポリシリコン層14上に拡散防止膜19を介してシリサイド層20を形成したものである。また上記CMOSトランジスタ1を覆う絶縁膜31を設け、この絶縁膜31に、シリサイド層20と拡散防止膜19とを貫通してポリシリコン層14に達する接続孔32を形成したものである。
請求項（抜粋）：
P型ゲート電極を有するPチャネルMOSトランジスタとN型ゲート電極を有するNチャネルMOSトランジスタとより構成され、前記P型ゲート電極と前記N型ゲート電極とが同一ポリシリコン層よりなり、当該ポリシリコン層上にシリサイド層を形成したCMOSトランジスタのおいて、前記ポリシリコン層と前記シリサイド層との間に拡散防止膜を形成したことを特徴とするCMOSトランジスタ。
IPC (2件)：
H01L 27/092
, H01L 21/28 301
