特許
J-GLOBAL ID：200903087325890316
半導体装置およびその作製方法および電子装置
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-281703
公開番号（公開出願番号）：特開平10-107293
出願日： 1996年10月02日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 薄膜トランジスタの集積度を高める。【解決手段】 素子分離のための開口145を電極138、139のパターンを利用して自己整合的に行う。こうすることで、素子分離に必要とするパターニングマージンを省くことができる。そして薄膜トランジスタ回路の集積度をより高めることができる。
請求項（抜粋）：
隣合って配置された少なくとも2つのボトムゲイト型の薄膜トランジスタを形成するに際して、ソースまたはドレイン電極のパターンを利用して自己整合的に前記2つの薄膜トランジスタの活性層の分離を行うことを特徴とする半導体装置の作製方法。
IPC (2件)：
H01L 29/786
, H01L 27/08 331
H01L 29/78 613 A
, H01L 27/08 331 E
