特許

J-GLOBAL ID：200903087335290341

回路装置、その動作方法

発明者： 俣野 達哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-187739
公開番号（公開出願番号）：特開2001-014848
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 DRAM等の回路装置が稼働状態から待機状態に移行するときの応答性を改善する。【解決手段】 待機状態には主電源回路201が発生する低圧の待機電圧を処理回路に供給してリーク電流による無駄な電力消費を低減し、切換スイッチ203により主電源回路201から切断した補償電圧を副電源回路202で充電する。待機状態から稼働状態に移行するとき、充電されている状態の補償容量103が主電源回路201および処理回路に接続されるので、主電源回路201が補償容量103を充電する必要がなく処理回路に最初から必要な電圧が供給される。

請求項（抜粋）：

稼働状態と待機状態とが切換自在な回路装置であって、稼働状態には動作電圧を発生して待機状態には前記動作電圧より低圧の待機電圧を発生する主電源回路と、該主電源回路から稼働状態には動作電圧が供給されて待機状態には待機電圧が供給される処理回路と、該処理回路と前記主電源回路とに接続されていて稼働状態には前記動作電圧の電圧変動を補償する補償容量と、少なくとも待機状態には補償電圧を発生して前記補償容量を充電する副電源回路と、前記主電源回路および前記処理回路に対する前記補償容量の接続を稼働状態にはオンして待機状態にはオフする切換スイッチと、を具備している回路装置。

IPC (2件)：

G11C 11/407 ,  G05F 1/56 310

FI (2件)：

G11C 11/34 354 F ,  G05F 1/56 310 V

Fターム (14件)：

5B024AA01 ,  5B024AA15 ,  5B024BA27 ,  5B024CA07 ,  5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430EE12 ,  5H430HH03 ,  5H430KK03 ,  5H430KK07 ,  5H430LA04