特許
J-GLOBAL ID：200903087347101285
半導体基板の検査方法および製造方法並びに半導体基板
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2003-095608
公開番号（公開出願番号）：特開2004-303973
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：
【課題】本発明は、半導体集積回路製造品質に影響する半導体基板表面の欠陥を低減するための半導体基板表面検査方法および欠陥の少ない半導体基板製造方法を提供することを目的としている。【解決手段】半導体デバイスを作製するための半導体基板として使用する単結晶基板表面において、長さ0.3μm以上でありかつ長さが幅の3倍以上であるライン状の凹凸欠陥あるいは短冊状の形状を有した凹形状欠陥、あるいは直径が0.5μm以上でありかつ直径が深さあるいは高さの10倍以上であるシャローピットあるいはマウンド状欠陥を検査することを特徴とする検査方法およびこれらの欠陥のない半導体基板の製造方法。【選択図】 図1
請求項（抜粋）：
半導体用基板を検査するにあたり、欠陥の形状が長さ0.3μm以上でありかつ長さが幅の3倍以上(長さ/幅≧3)であるライン状の凹凸欠陥あるいは短冊形状を有した凹形状欠陥、あるいは直径が0.5μm以上でありかつ直径が深さあるいは高さの10倍以上(直径/深さあるいは高さ≧10)であるシャローピットあるいはマウンド状欠陥を検査することを特徴とする半導体基板の検査方法。
IPC (1件)：
FI (1件)：
Fターム (7件)：
4M106AA01
, 4M106BA10
, 4M106CA41
, 4M106CA46
, 4M106CA47
, 4M106DB18
, 4M106DH50
