特許
J-GLOBAL ID：200903087348243369
焦電性材料の薄板から複数の素子チップを製造する方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
西川 惠清 (外1名)
公報種別：再公表公報
出願番号（国際出願番号）：JP2000009104
公開番号（公開出願番号）：WO2001-047004
出願日： 2000年12月21日
公開日（公表日）： 2001年06月28日
要約：
【要約】 焦電性材料の薄板から複数の素子チップを製造する方法は、以下のステップを含む。まず、焦電性材料でなる薄板の表裏両面に各々が電極を有する複数の素子形成領域と、電極同士を接続する回路パターンとを形成して素子基材を得る。回路パターン間に電気接続を形成、接地することにより素子基材上のすべての素子形成領域を同電位にする。次に、素子基材にブラスト処理を施すことにより、隣接する素子形成領域の間を延出するとともにその上に回路パターンを有する桟部を残しながら、所定領域の焦電性材料を除去し、隣接する素子チップが桟部を介して連結されてなる素子チップ集合体を形成する。その後、桟部を除去することによって素子チップ集合体から素子チップを分離する。
請求項（抜粋）：
硬質粒子のブラストで処理される素子基材を作製するステップ、前記素子基材は、焦電性材料でなる薄板と、前記薄板の対向する2面の各面に形成される各々が電極を有する複数の素子形成領域と、前記対向する2面の各面に形成されて前記電極を電気的に接続する回路パターンとを含み、前記素子形成領域の各々は取りしろ部によって隣接する素子形成領域から離される;前記素子基材の対向する2面上の回路パターン間に電気接続を形成して立体回路パターンを得ると共に、前記立体回路パターンを接地して、前記素子基材上のすべての素子形成領域を同電位にするステップ;前記立体回路パターンを有する素子基材を前記ブラストで処理することにより、隣接する素子形成領域の間を延出するとともにその上に前記回路パターンを有する桟部を残しながら、前記取りしろ部の焦電性材料を除去し、隣接する素子チップが前記桟部を介して連結されてなる素子チップ集合体を形成するステップ;および前記桟部を除去することによって素子チップ集合体から素子チップを分離するステップを具備することを特徴とする焦電性材料の薄板から複数の素子チップを製造する方法。
IPC (3件)：
G01J 5/02
, G01J 1/02
, H01L 27/14
G01J 5/02 P
, G01J 1/02 Y
, H01L 27/14 K
