特許
J-GLOBAL ID:200903087358128657

半導体製造方法、半導体記憶装置の製造方法、および半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-235945
公開番号(公開出願番号):特開平11-087697
出願日: 1997年09月01日
公開日(公表日): 1999年03月30日
要約:
【要約】【課題】 STI法を利用して素子分離を行う場合に、素子形成領域の端部でしきい値電圧の低下が起きないようにした半導体製造方法を提供する。【解決手段】 STI法を利用して素子分離領域を形成した後、素子形成領域の上面にSiO2膜6を形成し、その上方から不純物イオンの7°インプラを行ってチャネル領域8を形成する。次に、SiO2膜6を除去した後、不純物イオンの0°インプラを行う。0°インプラを行うと、チャネル領域8の中央部に注入された不純物イオンはチャネリングを起こして基板の奥深くまで進行するが、チャネル端に注入された不純物イオンは基板表面付近にとどまる。したがって、チャネル端の不純物濃度を、チャネル中央部の不純物濃度と同等あるいはそれ以上にすることができ、チャネル端でのしきい値電圧の低下が起きなくなる。
請求項(抜粋):
基板上に研磨停止膜を形成する第1の工程と、前記研磨停止膜の一部を除去して、基板上に素子分離用の素子分離溝を互いに距離を隔てて複数形成する第2の工程と、前記素子分離溝の内部を含めて基板上面を絶縁材料で覆って素子分離領域を形成する第3の工程と、前記研磨停止膜が表面に露出するまで、基板上面を化学機械的研磨法により研磨する第4の工程と、前記研磨停止膜をエッチングにより除去する第5の工程と、基板上面のうち、素子形成領域となる部分に酸化膜を形成する第6の工程と、基板の上面付近に不純物イオンがとどまるように、基板面の法線方向とは異なる方向から前記酸化膜を介して前記素子形成領域に不純物イオンを注入する第7の工程と、前記酸化膜を除去する第8の工程と、前記素子形成領域の端部における基板上面付近の不純物濃度が、前記素子形成領域の中央部における基板上面付近の不純物濃度と同等あるいはそれ以上になるように、基板面の法線方向から前記素子形成領域に不純物イオンを注入する第9の工程と、を備えることを特徴とする半導体製造方法。
IPC (4件):
H01L 29/78 ,  H01L 21/265 ,  H01L 21/76 ,  H01L 21/336
FI (4件):
H01L 29/78 301 R ,  H01L 21/265 N ,  H01L 21/76 L ,  H01L 29/78 301 P

前のページに戻る