特許

J-GLOBAL ID：200903087365269193

情報処理装置および情報処理方法

発明者： アナス ボスタマン ,  横島 英城 ,  阿部 雅美 ,  近藤 裕也 ,  眞田 幸俊
出願人/特許権者： ソニー株式会社
代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2006-330537
公開番号（公開出願番号）：特開2008-147837
出願日： 2006年12月07日
公開日（公表日）： 2008年06月26日
要約：

【課題】低実装コスト、低消費電力、マルチスタンダード対応のサンプリングレート変換を実現する。【解決手段】バッファ142は、シリアル信号をLビットのパラレル信号に変換してデシメーションし、ある時刻の入力信号からFIRの次数分だけ遅延した信号までを1グループの入力系列とする。セレクタブロック143のセレクタ151は、Lビットの入力に対して、後段の加算平均または間引きの係数に対応するNビットの信号が出力されるように、入力信号を選択、補間する。加算処理部144の加算または出力選択部161は、コントローラ141の制御に基づいて、セレクタ151のNビットの出力を加算して出力するか、Nビットのうちの1ビットを出力する。デジタルフィルタ145は、加算または間引きによって得られた系列とFIRフィルタのタップ係数を用いて、フィルタの演算を実行する。本発明は、受信装置などのデジタルブロックに適用できる。【選択図】図15

請求項（抜粋）：

デジタル信号に変換された受信信号を処理する情報処理装置において、 K次のFIRフィルタの各タップ係数と演算される前記デジタル信号に対してそれぞれサンプリングレート変換を実行する第1の変換手段と、 前記第1の変換手段によりそれぞれサンプリングレート変換されたK個のデジタル信号に対して、前記K次のFIRフィルタの演算処理を実行するフィルタ演算手段と、 前記第1の変換手段による前記デジタル信号のサンプリングレート変換、および、前記フィルタ演算手段による前記K次のFIRフィルタの演算処理を制御する制御手段と を備える情報処理装置。

IPC (1件)：

H03K 5/156

FI (1件)：

H03K5/156 A

Fターム (6件)：

5J039GG02 ,  5J039KK13 ,  5J039KK26 ,  5J039KK28 ,  5J039KK33 ,  5J039MM05

引用特許：

出願人引用 (4件)

• 米国公開特許US20030080888A1, “Sigma-delta (sigmadelta) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer”
  
• 米国公開特許US20040218693A1, “Direct conversion delta-sigma receiver”
  
• 米国公開特許US6202074B1, “Multiplierless digital filtering”
  
• 米国公開特許US6584157B1, “ Digital low pass filter ”
  

審査官引用 (2件)

• 電子写真感光体及び電子写真装置
  公報種別：公開公報   出願番号：特願2002-129645   出願人：キヤノン株式会社
• サンプリングレート変換ユニット、サンプリングレート変換装置及びサンプリングレート変換方法
  公報種別：公開公報   出願番号：特願平9-164758   出願人：パイオニア株式会社