特許

J-GLOBAL ID：200903087369275600

揮発性メモリ・アレイと不揮発性メモリ・アレイを結合するための方法および装置

発明者： パッシュレイ,リチャード・ディ ,  ウインストン,マーク・ディ ,  ジュングロス,オーエン・ダブリュ ,  カープラン,デービッド・ジェイ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-529975
公開番号（公開出願番号）：特表2001-510612
出願日： 1997年10月14日
公開日（公表日）： 2001年07月31日
要約：

【要約】単一の半導体基板上に形成された揮発性メモリ・アレイと不揮発性メモリ・アレイをインタフェースするための集積回路(IC)メモリ・デバイス(100)および方法。RAMデバイスの一般的な速度で機能する不揮発性データ記憶を提供するため、プロセッサ(104)などの外部デバイスから書き込まれるデータはまず、揮発性ランダム・アクセス・メモリ(RAM)書込みバッファ・アレイ(101)に書き込まれ、次いで、インタフェース(102)を介して揮発性RAMアレイ(101)から不揮発性フラッシュ・アレイ(103)に書き込まれる。前記アレイ中の第1のブロック・アドレスからのデータと第2のブロック・アドレスからのデータを、フラッシュ・マージ・バッファ内でマージすること、および有効性ビットを使用してデータの可干渉性を保証することができる。不揮発性フラッシュ・アレイ(103)からデータを読み取っている間、またはこれに書き込んでいる間に、これと同時に、揮発性RAMアレイ(101)からデータを書き込む、またはこれから読み取ることができる。不揮発性フラッシュ・アレイ(103)は、EPROMまたはEEPROMとすることができる。

請求項（抜粋）：

単一の半導体基板上に形成された揮発性メモリ・アレイ、 前記単一の半導体基板上に形成された不揮発性メモリ・アレイ、 前記揮発性メモリ・アレイを前記不揮発性メモリ・アレイに結合するインタフェース を含み、 前記インタフェースが、第1のデータを前記揮発性メモリ・アレイに書き込み、続いて、前記第1のデータを、前記揮発性メモリ・アレイから前記非揮発性メモリ・アレイに書き込むように構成される ことを特徴とする集積回路メモリ・デバイス。

IPC (4件)：

G11C 16/02 ,  G06F 12/00 560 ,  G06F 12/08 ,  G11C 11/41

FI (5件)：

G06F 12/00 560 B ,  G06F 12/08 C ,  G06F 12/08 U ,  G11C 17/00 601 Z ,  G11C 11/34 Z