特許
J-GLOBAL ID：200903087391301291
半導体不揮発性記憶装置、そのデータプログラム方法、およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133546
公開番号（公開出願番号）：特開平10-320988
出願日： 1997年05月23日
公開日（公表日）： 1998年12月04日
要約：
【要約】【課題】低電圧での単一電源動作に適し、ビット線毎のデータラッチ回路のレイアウトが容易で、しかもディスターブ耐性の良好なデータプログラム動作を行うNAND型半導体不揮発性記憶装置を実現する。【解決手段】ソース線SSL12を選択して当該ソース線からNAND列NA1aおよびNA1bのチャンネル部の電位をともにプログラム禁止電位まで上昇させ、プログラムすべきデータ内容に応じて前記NAND列チャンネル部に充電されたプログラム禁止電位をビット線に放電させ、選択ワード線WL12にプログラム電圧Vpgmを印加して当該選択ワード線に連なるメモリトランジスタ一括にページプログラムを行う。したがって、従来のビット線を介して非選択NAND列チャンネル部の電位をプログラム禁止電位まで充電する方式に比較して、充電容量を大幅に減少させることにより低電圧動作に適する。
請求項（抜粋）：
ビット線とソース線との間にそれぞれ選択トランジスタを介して電気的にデータのプログラムが行われるメモリトランジスタが複数個接続されたメモリブロックがマトリクス配置されてなる半導体不揮発性記憶装置であって、選択するメモリブロックに応じて当該メモリブロックが接続されたソース線をデコードする手段と、データプログラム動作時、選択メモリブロックが接続されたソース線を選択して当該ソース線から選択メモリブロックのチャンネル部の電位をプログラム禁止電位まで上昇させる手段と、プログラムすべきデータ内容に応じて前記メモリブロックのチャンネル部に充電されたプログラム禁止電位をビット線に放電させる手段と、選択ワード線にプログラム電圧を印加して当該選択ワード線に接続されたメモリトランジスタ一括にページプログラムを行う手段とを備えた半導体不揮発性記憶装置。
IPC (2件)：
FI (3件)：
G11C 17/00 611 G
, G11C 17/00 611 F
, G11C 17/00 622 E
