特許
J-GLOBAL ID：200903087399064515

半導体装置およびその製造方法

発明者：
岡田 哲也

岡田 哲也 について

, 
船越 明彦

船越 明彦 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2004-094689
公開番号（公開出願番号）：特開2005-285913
出願日： 2004年03月29日
公開日（公表日）： 2005年10月13日
要約：
【課題】 MOSFETはソース-ドレイン間に寄生pnダイオードを有しており、Fast Recovery Diode(FRD)として利用される。しかし、pn接合ダイオードは高速スイッチング動作や低消費電力化を妨げる要因となるので、その場合は外付けのショットキーバリアダイオードを外付けしており、装置の拡大や部品点数の増大となる問題があった。【解決手段】 MOSFETの隣り合うゲート電極間のチャネル層を貫通する溝を設け、溝内にショットキー金属層を設ける。これにより溝底部がショットキーバリアダイオードとなるので、MOSFETの拡散領域にショットキーバリアダイオードを内蔵できる。これにより装置の小型化と部品点数の削減を実現できる。【選択図】 図1
請求項（抜粋）：
一導電型半導体基板と、 該基板表面に設けた逆導電型のチャネル層と、 前記一導電型半導体基板に絶縁膜を介して接するゲート電極と、 前記基板表面で、前記ゲート電極と絶縁膜を介して隣り合う一導電型のソース領域と、 前記ソース領域間の前記半導体基板に前記チャネル層を貫通して設けられた溝と、 少なくとも前記チャネル層より下方の前記溝に露出した前記一導電型半導体基板とショットキー接合を形成する第1の金属層と、 前記第1の金属層、前記チャネル層、前記ソース領域と接続する第2の金属層とを具備することを特徴とする半導体装置。
IPC (6件)：
H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/47 ,  H01L29/872
FI (7件)：
H01L29/78 652M ,  H01L29/78 653C ,  H01L29/78 657D ,  H01L29/48 F ,  H01L29/78 658H ,  H01L29/78 658G ,  H01L27/06 102A
Fターム (34件)：
4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104CC03 ,  4M104DD07 ,  4M104DD19 ,  4M104DD37 ,  4M104DD96 ,  4M104FF13 ,  4M104FF27 ,  4M104GG03 ,  4M104GG09 ,  4M104GG14 ,  4M104GG18 ,  5F048AA01 ,  5F048AA05 ,  5F048AA07 ,  5F048AC10 ,  5F048BA02 ,  5F048BA04 ,  5F048BB06 ,  5F048BB07 ,  5F048BC07 ,  5F048BC12 ,  5F048BF02 ,  5F048BF07 ,  5F048BF16 ,  5F048BF18 ,  5F048CB06 ,  5F048DA09
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM