特許
J-GLOBAL ID:200903087399535763

ダイレクトメモリアクセス制御システム

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-009499
公開番号(公開出願番号):特開2002-215561
出願日: 2001年01月17日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 連動する複数のダイレクトメモリアクセス制御装置について、記憶装置アクセス量の比率に応じて記憶装置アクセスが優先されるダイレクトメモリアクセス制御装置を提供する。【解決手段】 連動して動作する複数のダイレクトメモリアクセス制御装置(DMAC)を備えたダイレクトメモリアクセス制御システムにおいて、アクセス量を記憶するアクセス量記憶部(11)、連動する各DMACのアクセス量の比率があらかじめ記憶されるアクセス量比率記憶部(12)、前記アクセス量記憶部(11)に記憶した一つのDMACのアクセス量と前記アクセス量比率記憶部(12)に記憶されている比率から各DMACのアクセス量を計算するアクセス量整合計算部(14)、計算した各DMACのアクセス量を各DMACへ転送するDMAC通信部(15)を備えた。
請求項(抜粋):
連動して動作する複数のダイレクトメモリアクセス制御装置を備えたダイレクトメモリアクセス制御システムにおいて、連動する各ダイレクトメモリアクセス制御装置のアクセス量の比率があらかじめ記憶されるアクセス量比率記憶手段を備え、前記アクセス量の比率に基づいてダイレクトメモリアクセス制御装置のアクセス制御を行なう構成にしたことを特徴とするダイレクトメモリアクセス制御システム。
IPC (2件):
G06F 13/28 310 ,  G06F 13/362 510
FI (2件):
G06F 13/28 310 B ,  G06F 13/362 510 H
Fターム (8件):
5B061BA03 ,  5B061BB07 ,  5B061BB16 ,  5B061BC04 ,  5B061BC05 ,  5B061DD08 ,  5B061DD11 ,  5B061GG13

前のページに戻る