擬似乱数生成装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：工藤実
公報種別：公開公報
出願番号（国際出願番号）：特願2008-107517
公開番号（公開出願番号）：特開2009-259013
出願日： 2008年04月17日
公開日（公表日）： 2009年11月05日
要約：

【課題】擬似乱数生成装置によって生成される擬似乱数の乱数性を高める。【解決手段】擬似乱数生成装置1は、擬似乱数生成回路30-1〜30-4と、初段30-1に接続されたデータ生成回路20とを備える。各擬似乱数生成回路は、Nビットの入力データDinの入力端子と、Nビットレジスタと、Nビットレジスタからの出力データDoutの出力端子と、Nビットレジスタの出力から入力へのフィードバック経路に設けられる変調回路とを備える。変調回路は、上記Dinを用いてNビットレジスタからのDRoutを変調することによって、Nビットレジスタに入力されるDRinを生成する。データ生成回路20は、複数のクロック信号CLK1,CLK3,CLK4のそれぞれのカウント値に基づいてNビットの乱数データDrndを生成し、そのDrndを初段の擬似乱数生成回路30-1に対するDinとして出力する。【選択図】図1

請求項（抜粋）：

擬似乱数を生成する擬似乱数生成回路と、前記擬似乱数生成回路に接続されたデータ生成回路とを具備し、前記擬似乱数生成回路は、 Nビット(Nは2以上の整数)の入力データが入力される入力端子と、 Nビットレジスタと、前記Nビットレジスタの出力から入力へのフィードバック経路に設けられ、前記入力データを用いて前記Nビットレジスタからの出力データを変調することによって、前記Nビットレジスタに入力されるレジスタ入力データを生成する変調回路と、前記Nビットレジスタからの出力データが出力される出力端子とを備え、前記データ生成回路は、複数のクロック信号のそれぞれのカウント値に基づいてNビットの乱数データを生成し、前記乱数データを前記擬似乱数生成回路に対する前記入力データとして出力する擬似乱数生成装置。

IPC (3件)：

G06F 7/58 , G09C 1/00 , H03K 3/84

FI (3件)：

G06F7/58 A , G09C1/00 650B , H03K3/84 Z

Fターム (9件)：

5J049AA03 , 5J049AA17 , 5J049AA27 , 5J049CA03 , 5J104AA18 , 5J104FA01 , 5J104GA04 , 5J104NA04 , 5J104NA23

引用特許：

出願人引用 (1件)

擬似乱数発生回路
公報種別：公開公報出願番号：特願2003-095596 出願人：NECマイクロシステム株式会社

前のページに戻る