特許

J-GLOBAL ID：200903087437905049

半導体集積回路装置

発明者： 和田 啓祐
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-051438
公開番号（公開出願番号）：特開2004-260090
出願日： 2003年02月27日
公開日（公表日）： 2004年09月16日
要約：

【課題】安価に且つ効率的に動作マージンのセルフテストが実施可能な半導体集積回路装置を得ること。【解決手段】中央演算処理装置を含む半導体回路を備えた機能ブロックと、機能ブロック内の半導体回路のセルフテストを行うセルフテスト用プログラムを格納したメモリと、外部から入力された電源電圧を所定の電圧に変換して出力する第1の変圧回路と、第1の変圧回路からの出力を所定の比率で変換して前記機能ブロックに対してセルフテスト用の動作電圧として出力する第2の変圧回路とを備え、中央演算処理装置が、セルフテストを行うモードであるテストモード時にセルフテスト用プログラムに従って前記第1の変圧回路及び第2の変圧回路から出力する電圧を制御するとともに自律的に半導体回路のセルフテストを行う。【選択図】 図1

請求項（抜粋）：

内蔵する半導体回路の内部電圧変動に対する動作マージンのテストを自律的に行うセルフテスト機能を内蔵した半導体集積回路装置であって、 中央演算処理装置を含む半導体回路を備えた機能ブロックと、 前記機能ブロック内の半導体回路のセルフテストを行うセルフテスト用プログラムを格納したメモリと、 外部から入力された電源電圧を所定の電圧に変換して出力する第1の変圧回路と、 前記第1の変圧回路からの出力を所定の比率で変換して前記機能ブロックに対してセルフテスト用の動作電圧として出力する第2の変圧回路と、 を備え、 前記中央演算処理装置が、セルフテストを行うモードであるテストモード時に前記セルフテスト用プログラムに従って前記第1の変圧回路及び第2の変圧回路から出力する電圧を制御するとともに自律的に半導体回路のセルフテストを行うこと を特徴とする半導体集積回路装置。

IPC (3件)：

H01L21/822 ,  G01R31/28 ,  H01L27/04

FI (2件)：

H01L27/04 T ,  G01R31/28 V

Fターム (19件)：

2G132AA00 ,  2G132AB05 ,  2G132AC03 ,  2G132AD01 ,  2G132AD04 ,  2G132AD07 ,  2G132AG02 ,  2G132AK07 ,  2G132AK29 ,  2G132AL00 ,  5F038BG03 ,  5F038DF03 ,  5F038DF04 ,  5F038DF05 ,  5F038DT02 ,  5F038DT08 ,  5F038DT09 ,  5F038DT15 ,  5F038EZ20