特許
J-GLOBAL ID：200903087463536299
不揮発性半導体記憶装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-159040
公開番号（公開出願番号）：特開平5-013770
出願日： 1991年06月28日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 CG及びFGを形成する際に行う導電層のエッチングによってSi基板が掘れるのを防止すること。【構成】 CG、FGを電気的に絶縁する層間絶縁膜(5)を形成する際に、Si基板(8)上の活性領域上に高濃度の不純物のイオンを注入し、熱酸化時に増速酸化して、厚い層間絶縁膜(5b)と薄い層間絶縁膜(5a)を形成する。【効果】 Si基板(8)へのダメージによるリーク電流の増加及びSi基板の漏れを防止できる。
請求項（抜粋）：
(i) 半導体基板上の全面にゲート酸化膜を介してフローティングゲート形成用の第1導電層を積層した後フローティングゲートのゲート幅を決定するためにレジストパターンを用いてパターニングを行い、(ii)ゲート幅が決定されたフローティングゲートパターンを含む上記半導体基板上の全面にイオン注入を付した後熱処理を行ってフローティングゲートパターン上方に形成が意図される制御ゲート形成用の第2導電層と上記フローティングゲートパターンとの間に層間絶縁膜を、フローティングゲートパターン上と、半導体基板上の活性領域とで膜厚が異なるよう活性領域上では増速酸化させることで形成し、(iii) さらに、フローティングゲートパターン上に形成された薄い層間絶縁膜及び活性領域上に形成された厚い層間絶縁膜を含む層間絶縁膜上の全面に制御ゲート形成用の第2導電層及びフォトレジスト膜を順次積層した後フォトレジスト膜を制御ゲート形成用レジストパターンに変換し、(iv)そのパターンをマスクにして上記第2導電層、層間絶縁膜及びフローティングゲートパターンを連続的にエッチングして制御ゲートを形成するとともに、同時に自己整合的にゲート長が決定されたフローティングゲートを形成することからなる不揮発性半導体記憶装置の製造方法。
IPC (2件)：
H01L 29/788
, H01L 29/792
