特許
J-GLOBAL ID：200903087484400397
タイマ装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-207782
公開番号（公開出願番号）：特開平7-064957
出願日： 1993年08月23日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】 マイクロコンピュータに内蔵の複数のタイマ1-1, 1-2, 1-3 それぞれのレジスタ3に同一のデータを保持させる必要がある場合に、同時に複数のタイマ1-1, 1-2, 1-3 それぞれのレジスタ3に同一のデータを書き込める。【構成】 各タイマ1-1, 1-2, 1-3 のレジスタ3にデータを書き込ませるためにCPU 50が発生するライト信号5といずれかを指定するためにタイマシングルライト信号11とが共に発生された場合にCPU 50から出力されているデータDATAをレジスタ3に書き込ませる制御信号を発生する制御回路80が各タイマ1-1, 1-2, 1-3 に付随して備えられ、更にライト信号5と、複数のタイマ1-1, 1-2, 1-3 の全てを指定するために発生されるタイマグルーピング信号14とが共に発生された場合に各制御回路に制御信号を発生させる選択回路70を備えている。
請求項（抜粋）：
CPU を有すると共に内部クロックを発生するマイクロコンピュータに、それぞれが前記CPU から与えられるデータを保持するレジスタと、前記レジスタが保持するデータに従って前記クロックをカウントするカウンタとを備えたタイマが複数内蔵されたタイマ装置において、前記レジスタにデータを書き込むことを指示するために前記CPU により発生される第1の信号と、前記複数のタイマの内のいずれかを指定するために前記CPUにより発生される第2の信号とを入力し、前記第1の信号及び前記第2の信号が共に発生された場合に前記CPU から出力されているデータを前記レジスタに書き込ませる制御信号を発生する制御回路を前記各タイマに備え、更に、前記第1の信号と、前記複数のタイマの全てを指定するために発生される第3の信号とを入力し、前記第1の信号及び前記第3の信号が共に発生された場合に前記各制御回路に前記制御信号を発生させる選択回路を備えたことを特徴とするタイマ装置。
IPC (3件)：
G06F 15/78 510
, G06F 1/14
, H03K 17/296
