特許

J-GLOBAL ID：200903087484450688

ゲートノイズ抑制回路

発明者： 唐澤 大
出願人/特許権者： 株式会社東芝
代理人 (1件)： 山下 一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-241510
公開番号（公開出願番号）：特開2003-061335
出願日： 2001年08月09日
公開日（公表日）： 2003年02月28日
要約：

【要約】【課題】 スイッチングが遅くならず、スイッチング損失を増大させないゲートノイズ抑制回路を提供する。【解決手段】 ゲートノイズ抑制回路4において、絶縁ゲート型半導体素子3のオン時、N型MOSFET M1がオン状態となりノイズ抑制の為のコンデンサC1が動作し、オフ時、P型MOSFET M2がオン状態となりノイズ抑制の為のコンデンサC2が動作する。また、絶縁ゲート型半導体素子3がターンオン・ターンオフのスイッチングを行っている時は、MOSFET M1,M2がオフ状態でノイズ抑制のためのコンデンサC1,C2は動作しない。これにより、スイッチングが遅くならず、スイッチング損失を増大させない。

請求項（抜粋）：

絶縁ゲート型半導体素子を駆動する回路におけるゲートノイズ抑制回路であって、ゲートが正電圧時のノイズ抑制の為のコンデンサとN型MOSFETとを直列接続したものと、ゲートが負電圧時のノイズ抑制の為のコンデンサとP型MOSFETとを直列接続したものとを前記MOSFETのソース側が前記絶縁ゲート型半導体素子のエミッタに接続されるようにゲート・エミッタ間に接続し、各々のMOSFETの制御のために前記絶縁ゲート型半導体素子のゲート・エミッタ間を抵抗分圧した中点に各々のMOSFETのゲートを接続したことを特徴とするゲートノイズ抑制回路。

IPC (2件)：

H02M 1/00 ,  H03K 17/16

FI (2件)：

H02M 1/00 F ,  H03K 17/16 G

Fターム (18件)：

5H740AA04 ,  5H740BA11 ,  5H740BC01 ,  5H740BC02 ,  5H740LL02 ,  5J055AX25 ,  5J055AX62 ,  5J055CX19 ,  5J055DX09 ,  5J055EX02 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ00 ,  5J055FX18 ,  5J055GX01 ,  5J055GX05