特許
J-GLOBAL ID：200903087514656170
データ処理装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306901
公開番号（公開出願番号）：特開平5-120071
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 キャッシュメモリを内蔵し命令をプリフェッチするデータ処理装置において、内蔵キャッシュの使用を許容した状態で内部情報を含めた実行命令トレース及び実行命令のソフトウェアカバレジ率を実時間的に取得する。【構成】 マイクロプロセッサ1は外部トレースサイクルモードを有する。この動作モードは特定の命令で制御レジスタ80に設定され、命令実行毎に、即ち命令の実行終了によってアサートされる信号98の変化に同期して、外部トレースサイクルを発行し、プログラムカウンタ2が保持する実行命令アドレスをアドレスバス22に出力し、データバス21には命令長レジスタ93が保持する命令長を出力する。外部トレースサイクルか否かはバスアクセスタイプ信号BATによって外部に示される。エミュレータは外部トレースサイクルで出力される情報を取り込んでからデータコンプリート信号DC*を返し、これを待ってマイクロプロセッサは外部トレースサイクルを終了する。
請求項（抜粋）：
命令キャッシュメモリを内蔵して命令を実行するデータ処理装置において、命令を実行する毎にその実行命令アドレスを外部に通知する第1の動作モードを有するものであることを特徴とするデータ処理装置。
IPC (2件)：
G06F 11/28 340
, G06F 9/38 380
