特許
J-GLOBAL ID：200903087525961030
熔断ヒュ-ズボックス及び半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-134883
公開番号（公開出願番号）：特開2000-040387
出願日： 1999年05月14日
公開日（公表日）： 2000年02月08日
要約：
【要約】【課題】熔断ヒューズボックスとこれを備える半導体装置を提供する。【解決手段】行または列を選択する多数個の信号発生回路30と、多数個の信号発生回路30の各々に対応するそれぞれの入力信号を伝送し、信号発生回路30の出力信号線の配線と交差する方向に配線された多数個の熔断ヒューズ101〜104を備える。熔断ヒューズ101〜104は、平行に並べて配線される。また、信号発生回路30は、その複数の出力信号線が列方向に並ベて配置されたローデコーダであり、熔断ヒューズ101〜104は、行方向に並べて平行に配置されている。これにより、動作速度の低下及びチップ面積の増加を最小化しつつ欠陥を有する部分を置換することができる。
請求項（抜粋）：
列方向に並べて配置された出力信号線に各々接続された第1及び第2ローデコーダを有する半導体装置に適用される熔断ヒューズボックスにおいて、行方向に配線され、前記第1ローデコーダに対応する第1入力信号を伝送する第1熔断ヒューズと、行方向に配線され、前記第2ローデコーダに対応する第2入力信号を伝送する第2熔断ヒューズとを備え、前記第1及び第2熔断ヒューズは、列方向に並べて平行に配置されていることを特徴とする熔断ヒューズボックス。
IPC (3件)：
G11C 29/00 603
, H01L 21/82
, H01L 27/10 491
G11C 29/00 603 J
, H01L 27/10 491
, H01L 21/82 F
