特許

J-GLOBAL ID：200903087526386780

デジタル・パターン発生装置

発明者： 小代田 秀明
出願人/特許権者： ソニー・テクトロニクス株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平3-287068
公開番号（公開出願番号）：特開平5-099986
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：

【要約】【構成】 パターン・メモリ12は、アドレス・カウンタ回路10の出力計数値によりアドレス指定され、データ・パターンを出力する。アドレス・カウンタ回路が第1計数値を出力するとき、補助メモリ26の出力は、アドレス・レジスタ回路24に第1計数値を記憶させる。アドレス・カウンタ回路が更に計数し、第2計数値に達すると、補助メモリの出力は、アドレス・レジスタ回路に記憶された第1計数値をアドレス・カウンタ回路にロードさせる。パターン・メモリの読出しアドレスは、第2計数値から後方の第1計数値にジャンプする。【効果】 計数方向の後方にジャンプするために、アドレス・カウンタ回路の出力計数値を予めアドレス・レジスタ回路に記憶して使用するので、ジャンプ先を記憶するメモリが不要である。

請求項（抜粋）：

初期値の入力設定が可能で、入力クロック信号に応じた計数値を出力するカウンタ手段と、該カウンタ手段の出力計数値によりアドレス指定され、記憶されたデジタル・パターンを発生する記憶手段と、上記カウンタ手段の出力計数値を受け、上記カウンタ手段が第1計数値を出力するときに、該第1計数値を記憶し、上記カウンタ手段が計数を進めて第2計数値を出力するときに、上記第1計数値を上記カウンタ手段に初期値として入力設定するアドレス・ジャンプ手段とを具えることを特徴とするデジタル・パターン発生装置。

IPC (5件)：

G01R 31/28 ,  G06F 11/22 310 ,  G06F 11/22 350 ,  G06F 12/16 330 ,  G11C 29/00 303