特許
J-GLOBAL ID：200903087536206560
不揮発性半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-311742
公開番号（公開出願番号）：特開平7-169285
出願日： 1993年12月13日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 チップ面積の増大を伴うことなく、信頼性の高い高速書き込み動作を行うことのできるNANDセル型EEPROMを提供すること。【構成】 半導体基板上に浮遊ゲートと制御ゲートが積層形成され、浮遊ゲートと基板との間の電荷の授受により電気的書替えを行うメモリセルを複数個直列接続したNANDセルが複数個配列形成され、各々のNANDセルの一端が第1の選択ゲートSG1を介してビット線BLに接続され、他端が第2の選択ゲートSG2を介してソース線に接続されたNANDセルアレイを備えたEEPROMにおいて、所定のブロックを選択してデータの書き込みを行う際に、該選択ブロック内のビット線側の第1の選択ゲートSG1がオン状態にある間は、ソース線の電位を接地電位よりも高い電源電圧Vccに設定することを特徴とする。
請求項（抜粋）：
半導体基板上に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板との間の電荷の授受により電気的書替えを行うメモリセル若しくはメモリセル列が複数個配列形成されたメモリセルアレイと、前記メモリセル若しくはメモリセル列の一端に直接若しくはトランジスタを介して接続されたビット線と、前記メモリセル若しくはメモリセル列の他端に直接若しくはトランジスタを介して接続されたソース線と、前記ビット線に高電位を与える時に前記ソース線の電位を接地電位よりも高い電位に設定する手段とを具備してなることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/06
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 17/00 510 A
, H01L 27/10 434
, H01L 29/78 371
