特許
J-GLOBAL ID：200903087567254066
入力バッファ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平5-298671
公開番号（公開出願番号）：特開平7-154229
出願日： 1993年11月29日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】入力バッファ回路のしきい電位を任意に選定可能にする。【構成】一端が電源配線VCCに接続された負荷抵抗R1と、ソースが入力端とされ、ドレインが負荷抵抗R1の他端に接続され且つ出力端とされたnMOSトランジスタ10と、電位VG出力端がnMOSトランジスタ10のゲートに接続された定電圧生成回路12とを有する。nMOSトランジスタ10のしきい電圧をVTとすると、入力バッファ回路のしきい電位VTTはVG-VTとなる。
請求項（抜粋）：
一端が第1電源配線(VCC)に接続された負荷抵抗(R1)と、ソースが入力端とされ、ドレインが該負荷抵抗の他端に接続され且つ出力端とされたnMOSトランジスタ(10)と、電位出力端が該nMOSトランジスタのゲートに接続された定電圧生成回路(12)と、を有することを特徴とする入力バッファ回路。
IPC (3件)：
H03K 19/003
, H03K 19/0175
, H03K 19/0185
H03K 19/00 101 K
, H03K 19/00 101 B
