半導体記憶装置及びその読み出し方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：竹村壽
公報種別：公開公報
出願番号（国際出願番号）：特願平5-280616
公開番号（公開出願番号）：特開平7-111097
出願日： 1993年10月14日
公開日（公表日）： 1995年04月25日
要約：

【要約】 (修正有)【目的】消費電力が少なく、ビット線の放電マージンが大きい、大幅に消費電力の少ないセンスアンプを備えた半導体記憶装置を提供する。【構成】センス時に選択されるメモリセル8のドレインにつながるビット線をフローティングにし、ソースはグランドに落としてから、ワード線WL1を上げることによりビット線が放電するか否かをセンスし、リファレンスセルは、本体アレイ中に作り、同時に放電することを特徴としている。また、リファレンスセルの構造は、セルトランジスタが複数個直列につながった形にとなっており、その周辺に設けたビット線をもセルによって放電させるようにして本体側と同程度の容量にし、放電速度を遅らせ、センス時のマージンを広げるようにしている。従来方式に比べてセンス時にDC電流を消費しないので、ページリード方式におけるセンスアンプ数の増加が可能となり、構成素子数及びディメンジョンが小さくてすむ。

請求項（抜粋）：

マトリックス状に配置された複数のメモリセルと、マトリックス状に配置された複数のリファレンスセルと、前記メモリセル及び前記リファレンスセルのゲートが接続されている複数のワード線と、前記メモリセルのドレイン又は前記リファレンスセルのドレインが接続されている複数のビット線と、読み出し動作時において前記複数のメモリセルの中から読み出される所定のメモリセルを選択するビット線選択手段と、読み出し動作時にチャージされた前記選択されたメモリセルのドレイン側につながるビット線をフローティングにし、前記選択されたメモリセルとにつながるソース側ビット線を接地レベルにした状態で、ワード線をハイレベルにしたとき前記選択されたメモリセルのドレイン側につながるビット線が前記選択されたメモリセルを介して放電するか、ハイレベルのままかをリファレンスセルとの比較でセンスするセンスアンプと、前記選択されたリファレンスセルのドレインに強制的に電流を流し込む回路とを備えていることを特徴とする半導体記憶装置。

前のページに戻る