特許

J-GLOBAL ID：200903087576921938

シリコン炭素エピタキシャル層の選択形成

発明者： ジーイェン イェ ,  サウラブ コプラ ,  アンドリュー ラム ,  イーワン キム
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (3件)： 長谷川 芳樹 ,  山田 行一 ,  池田 成人
公報種別：公開公報
出願番号（国際出願番号）：特願2008-258743
公開番号（公開出願番号）：特開2009-111368
出願日： 2008年10月03日
公開日（公表日）： 2009年05月21日
要約：

【課題】nドープシリコンを含有するエピタキシャル層を形成する方法を提供する。【解決手段】半導体デバイス、例えば金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスにおけるnドープエピタキシャル層の形成は、プロセスチャンバにおいて第1の温度および圧力で、シリコン源、炭素源およびnドーパントソースを含む堆積ガスに基板を曝すステップと、堆積中よりも高い第2の温度および高い圧力でエッチャントに該基板を曝すステップと、を伴う。【選択図】なし

請求項（抜粋）：

基板表面上にシリコン炭素膜をエピタキシャル形成するための方法であって、 単結晶表面および二次表面を含む基板をプロセスチャンバに配置するステップと、 約600°C未満の温度かつある堆積圧力で、シリコン源、炭素源およびnタイプドーパントを備える堆積ガスに前記基板を曝すステップと、 約600°Cを超える温度、および前記堆積ガスへの暴露中の前記圧力の少なくとも約10倍の圧力で、塩化水素を備えるエッチングガスに前記基板を曝すステップと、 を備える方法であって、 前記単結晶表面に重ドープnタイプエピタキシの選択堆積をもたらす方法。

IPC (3件)：

H01L 21/205 ,  C23C 16/42 ,  H01L 29/78

FI (3件)：

H01L21/205 ,  C23C16/42 ,  H01L29/78 301S

Fターム (37件)：

4K030AA06 ,  4K030AA09 ,  4K030AA16 ,  4K030BA37 ,  4K030BB02 ,  4K030BB14 ,  4K030CA04 ,  4K030CA17 ,  4K030DA02 ,  4K030DA08 ,  4K030FA10 ,  4K030JA10 ,  4K030LA15 ,  5F045AB06 ,  5F045AC19 ,  5F045AD09 ,  5F045AF03 ,  5F045CA05 ,  5F045EE13 ,  5F045EE15 ,  5F045EE17 ,  5F045HA13 ,  5F045HA23 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA02 ,  5F140BA05 ,  5F140BF18 ,  5F140BG09 ,  5F140BH06 ,  5F140BH27 ,  5F140BJ08 ,  5F140BK09 ,  5F140BK17 ,  5F140BK18 ,  5F140CB04

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-375404   出願人：株式会社東芝