情報処理装置

発明者：
出願人/特許権者：
代理人 (1件)：渡辺喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平4-105914
公開番号（公開出願番号）：特開平5-282205
出願日： 1992年03月31日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 CPUからのライト動作を完了させる必要があるとき、ライトバッファを空にするためにバス上のメモリやレジスタをダミーリードする場合に、その処理にかかる時間を短縮する。【構成】バス2上にダミーリード用高速レジスタ1を設け、ダミーリードの際は、CPU3からバス2を経由し、そのダミーリード用高速レジスタ1をアクセスするようにする。高速のレジスタ1は、命令を受けつけると直ちに動作を終了するため、処理を短時間で行なえるようになる。

請求項（抜粋）：

CPU,キャッシュおよびライトバッファから成るCPU部と、レジスタ群,メモリおよびI/Oをバスでつなぐとともに、CPバスリード時にシステムの状態表示,外部インタフェースとの同期などCPUからのライト動作を完了させる必要があるとき、上記ライトバッファとメモリの整合性をとるためにライトバッファを空にする手段を有する情報処理装置において、ライトバッファを空にするためのダミーリードを高速に行なう高速のダミーレジスタをバス上に設けたことを特徴とする情報処理装置。

前のページに戻る