特許
J-GLOBAL ID：200903087610648430
高速ロックアップ・シンセサイザ
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-154562
公開番号（公開出願番号）：特開平5-347558
出願日： 1992年06月15日
公開日（公表日）： 1993年12月27日
要約：
【要約】【目的】 位相ロックループを用いた高速ロックアップ・シンセサイザに関し、電圧制御発振器を高速でロックアップする回路方式を提供する事を目的とする。【構成】 定電圧より任意の出力周波数を発生する電圧制御発振器1Aと、該任意の周波数を可変分周する可変分周器4と、該可変分周結果と所定の固定周波数の位相比較を行う位相比較器5と、該位相比較結果を平滑して前記定電圧をつくるループフイルタ2よりループ10を形成し、前記位相比較器5に外部から分周設定値を加えて前記任意の出力周波数を送出させるものにおいて、前記電圧制御発振器1Aに、上記出力周波数を微調整するための第1制御電圧V1 が印加される第1制御端子(C1)と上記出力周波数を粗設定するための第2制御電圧V2 が印加される第2制御端子(C2)とを設けるように構成する。
請求項（抜粋）：
定電圧が加わると任意の出力周波数を発生する電圧制御発振器(1A)と、該任意の周波数を可変分周を行う可変分周器(4) と、該可変分周結果と所定の固定周波数の位相比較を行う位相比較器(5) と、該位相比較結果を平滑して前記定電圧をつくるループフイルタ(2) よりループ(10)を形成し、前記位相比較器(5) に外部から分周設定値を加えて前記任意の出力周波数を送出させるものにおいて、前記電圧制御発振器(1A)に、上記出力周波数を微調整するための第1制御電圧V1 が印加される第1制御端子(C1)と上記出力周波数を粗設定するための第2制御電圧V2 が印加される第2制御端子(C2)とを設け、予め、前記第2制御電圧V2 をCPU(13)に記憶させるようにし、当該CPU(13)から前記出力周波数に対応する第2制御電圧V2 を読み出して前記第2制御端子(C2)に加えるようにしたことを特徴とする高速ロックアップ・シンセサイザ。
IPC (2件)：
FI (2件)：
H03L 7/18 C
, H03L 7/10 D
