特許
J-GLOBAL ID：200903087612276610
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
熊谷 雄太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-311028
公開番号（公開出願番号）：特開平5-152530
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 CMOS出力バッファにおいて、接続される入力バッファの電源が“オフ”となった時に出力バッファの出力段トランジスタに流れる電流を防止する。【構成】 PMOS20、NMOS30、2入力NANDゲート60によって構成され、電源モニタ端子を持つ出力バッファ12と電源グランド間に逆方向接続されたダイオード40、41とインバータゲート51によって構成される入力バッファ11とから成る。また、前記出力バッファ及び入力バッファは別電源に接続されており更に出力バッファの電源モニタ端子は入力バッファの電源に接続されている。出力バッファは入力バッファの電源が0Vとなったのを検知して出力を“Low”レベルあるいは“High”インピーダンスとする。
請求項（抜粋）：
各々別々の電源が接続される出力バッファ及び入力バッファを有し、更に出力バッファの出力端子と入力バッファの入力端子が接続されたCMOS半導体集積回路において、前記出力バッファは前記入力バッファに接続された電源のモニタ用端子を有し、前記入力バッファの電源が0Vになったのを検知して出力を“Low”レベルあるいは“High”インピーダンスとする機能を有することを特徴とする半導体集積回路。
IPC (2件)：
H01L 27/092
, H03K 19/0175
H01L 27/08 321 H
, H03K 19/00 101 F
