特許

J-GLOBAL ID：200903087626642261

論理回路設計方法

発明者： 東島 勝義
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-197867
公開番号（公開出願番号）：特開2003-016122
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 純粋なC言語で書かれたアルゴリズム記述から、品質の良いハードウェアを短期間に効率よく設計可能にする。【解決手段】 論理回路の演算または制御アルゴリズムをC言語によって記述したアルゴリズムC記述1を、機能C変換システム20において、処理単位で複数の状態に分割し、分割した処理の実行順序を状態の遷移として記述して、制御記述が埋め込まれた機能C記述2を生成する。この機能C記述2に、RTレベルC変換システム40において、時間の概念であるクロック記述を挿入して、RTレベルC記述3に変換する。RTレベルC記述3は、既存の変換ツール60によって、HDLによるRTレベル記述5に変換される。

請求項（抜粋）：

論理回路の演算または制御のアルゴリズムをC言語によって記述したアルゴリズムC記述を、処理単位毎の状態に記述し直し、処理の実行順序を状態の遷移として記述することによって、ハードウェアの制御を記述した機能C記述に変換する機能C変換ステップと、前記機能C変換ステップによって生成された機能C記述に、時間の概念であるクロック記述を挿入して、レジスタ・トランスファ(RT)レベルC記述に変換するRTレベルC変換ステップと、前記RTレベルC変換ステップによって生成されたRTレベルC記述を、HDLによるRTレベル記述に変換するHDL変換ステップとを備えたことを特徴とする論理回路設計方法。

IPC (4件)：

G06F 17/50 654 ,  G06F 17/50 ,  G06F 9/45 ,  H01L 21/82

FI (5件)：

G06F 17/50 654 A ,  G06F 17/50 654 G ,  G06F 17/50 654 M ,  H01L 21/82 C ,  G06F 9/44 320 F

Fターム (11件)：

5B046AA08 ,  5B046BA02 ,  5B046JA05 ,  5B046KA06 ,  5B081AA06 ,  5B081CC01 ,  5F064BB02 ,  5F064BB12 ,  5F064HH06 ,  5F064HH08 ,  5F064HH09