特許

J-GLOBAL ID：200903087633154493

半導体装置の製造方法

発明者： 西部 栄次
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-142240
公開番号（公開出願番号）：特開平10-335641
出願日： 1997年05月30日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 素子の動作耐圧を向上して、ゲート電極に大振幅の信号を印加できる半導体装置の製造方法を提供する。【解決手段】 半導体層11表面にN-ソース・ドレイン領域13を形成する。シリコン窒化膜を堆積して耐酸化膜16を形成する。耐酸化膜15のマスク端17に対してN-ソース・ドレイン領域13の拡散窓の端18を一定距離Xだけ後退させる。耐酸化膜15によりLOCOS酸化膜19、20を形成し、LOCOS酸化膜19の上部の途中まで延在するゲート電極23を形成する。N型不純物をイオン注入してN+ソース・ドレイン領域24を形成する。

請求項（抜粋）：

一導電型の半導体層の表面に、ソース・ドレイン形成用の拡散窓を形成する工程と、前記拡散窓から逆導電型の不純物を拡散して第1のソース・ドレイン領域を形成する工程と、前記ソース・ドレイン領域の上部、および前記ソース・ドレイン領域間の前記一導電型半導体層の上部に、耐酸化マスクを形成する工程と、前記半導体層の表面を選択酸化して、LOCOS絶縁膜を形成する工程と、前記ソース・ドレイン領域間の半導体層上に、前記LOCOS酸化膜の上部の途中まで延在するゲート電極を形成する工程と、を具備する半導体装置の製造方法において、前記拡散窓の位置を、ゲート長の実行値が拡大するように前記耐酸化膜の位置より後退させたことを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (2件)

• 特開昭58-135675
  
• 特開昭53-142188