特許

J-GLOBAL ID：200903087644656938

限られたゲート酸化物処理工程によって高電圧および低電圧トランジスタを形成する方法

発明者： ハワード エル.ティゲラー ,  バート アール.リーメンシュナイダー ,  リチャード エイ.チャップマン ,  アンドリュー ティー.アッペル
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-280928
公開番号（公開出願番号）：特開平8-255881
出願日： 1995年10月27日
公開日（公表日）： 1996年10月01日
要約：

【要約】【課題】 単一の基板上に高電圧素子(12)および低電圧素子(10)を同時に形成する方法。【解決手段】 薄い酸化物層(18)を前記基板(14)上に形成し、この薄い酸化物層は低電圧素子のゲート酸化物として所望の厚みを有しており、高電圧素子のゲート構造(30)を選択的に形成し、この薄い酸化物はゲート構造と基板間に置かれており、そして 低電圧素子に使用される薄い酸化物層を所望の厚みに保持すると共に、ゲート構造の下部の薄い酸化物を選択的に厚くすることを包含する単一の基板上に高電圧および低電圧素子を同時に形成する方法。

請求項（抜粋）：

単一の基板上に高電圧および低電圧素子を同時に形成する方法であって、この方法は、薄い酸化物層を前記基板上に形成し、前記薄い酸化物層は前記低電圧素子のゲート酸化物として所望の厚みを有しており、前記高電圧素子のゲート構造を選択的に形成し、前記薄い酸化物は前記ゲート構造と前記基板間に置かれており、そして前記低電圧素子に使用される前記薄い酸化物層を所望の厚みに保持すると共に、前記ゲート構造の下部の前記薄い酸化物を選択的に厚くすることを包含する前記の方法。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371