特許
J-GLOBAL ID：200903087648836051
縦型MOS電界効果トランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-210303
公開番号（公開出願番号）：特開平8-213615
出願日： 1985年11月15日
公開日（公表日）： 1996年08月20日
要約：
【要約】【目的】 単位面積当たりのオン抵抗の低減可能な縦型MOSFETを提供することを目的とする。【構成】 本発明の縦型MOSFETのドレイン領域にソース領域より深い高濃度のドレイン領域9をチップ全面に設けて、ドレイン領域内のジャンクションFET部分のオン抵抗を低減するとともに、デバイス全面に電子を流すことを可能にしてオン抵抗を低減させるような構成を有している。
請求項（抜粋）：
一導電型の第一層と同第一層より高い不純物濃度で同第一層全面と接続形成された一導電型の第二層とを備えた半導体基板と、前記第二層内に選択的に作り込まれた最深部が前記第二層の厚みを越えない深さの逆導電型のチャンネル領域と、前記チャンネル領域内に選択的に作り込まれた一導電型のソース領域と、前記ソース領域と前記第二層間の前記チャンネル領域上に形成されたゲートとを備えた縦型MOS電界効果トランジスタ。
IPC (2件)：
FI (2件)：
H01L 29/78 652 G
, H01L 29/78 658 E
