特許
J-GLOBAL ID:200903087651966462
歪みシリコンフィンFETデバイス
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2004-153999
公開番号(公開出願番号):特開2005-019970
出願日: 2004年05月24日
公開日(公表日): 2005年01月20日
要約:
【課題】 新規の絶縁体基板上の歪みシリコンフィンFETデバイスにより、MOSFETデバイスの性能をさらに改善する。【解決手段】 絶縁体基板13と、基板上に配置されるシリコンシードフィン10構造と、シードフィン10構造上に製造される歪みチャネル層11の歪みシリコンフィン構造を形成する。チャネル層11の歪みは、チャネル11層材料とシードフィン10材料との間の格子不整合の結果である。または更に、シードフィン11構造と基板13との間に配置されたアンダーシード層をさらに含み、アンダーシード層の材料は、シードフィン10の材料の格子定数と異なる格子定数を有し、シードフィン10構造は、アンダーシード層材料とシードフィン10材料と間の格子不整合に起因して歪む構造とする。【選択図】図1
請求項(抜粋):
絶縁体基板と、
該基板上に配置されるシリコンシードフィン構造と、
該シードフィン構造上に製造される歪みチャネル層であって、該チャネル層の材料は該シードフィンの材料の格子定数と異なる格子定数を有する、歪みチャネル層と
を含み、
該チャネル層の歪みは、該チャネル層材料と該シードフィン材料との間の格子不整合の結果である、歪みシリコンフィン構造。
IPC (2件):
FI (6件):
H01L29/78 618E
, H01L29/78 618B
, H01L29/78 618C
, H01L29/78 617K
, H01L29/78 301B
, H01L29/78 301X
Fターム (91件):
5F110AA01
, 5F110AA07
, 5F110BB04
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110DD13
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE08
, 5F110EE09
, 5F110EE30
, 5F110EE32
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF09
, 5F110FF23
, 5F110FF27
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG19
, 5F110GG22
, 5F110GG25
, 5F110GG29
, 5F110GG42
, 5F110GG52
, 5F110HJ12
, 5F110HJ13
, 5F110HJ14
, 5F110HJ16
, 5F110HJ23
, 5F110HK05
, 5F110HK32
, 5F110HK40
, 5F110HM04
, 5F110HM15
, 5F110QQ08
, 5F110QQ11
, 5F140AA05
, 5F140AA21
, 5F140AC01
, 5F140AC28
, 5F140AC36
, 5F140BA01
, 5F140BA02
, 5F140BA05
, 5F140BA16
, 5F140BA17
, 5F140BB05
, 5F140BB06
, 5F140BB18
, 5F140BC06
, 5F140BC13
, 5F140BC15
, 5F140BD04
, 5F140BD05
, 5F140BD07
, 5F140BD11
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BF05
, 5F140BF06
, 5F140BF10
, 5F140BF11
, 5F140BF18
, 5F140BG08
, 5F140BG32
, 5F140BG34
, 5F140BG45
, 5F140BG53
, 5F140BH02
, 5F140BH15
, 5F140BH32
, 5F140BJ01
, 5F140BJ08
, 5F140BK12
, 5F140BK13
, 5F140BK14
, 5F140BK21
, 5F140BK34
, 5F140BK39
, 5F140CE14
, 5F140CF04
, 5F140CF07
引用特許: