特許
J-GLOBAL ID:200903087660520574
電子回路装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
吉田 精孝 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-339895
公開番号(公開出願番号):特開2001-156457
出願日: 1999年11月30日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】 半導体集積回路のパッドと回路基板との間の導電接続の信頼性を高めた電子回路装置の製造方法を提供する。【解決手段】 端子パッド12aが形成されている面を上側にして半導体集積回路のベアチップ12をベース基板11a上に実装した後、ベアチップ12の端子パッド12aを覆うようにベース基板11aの上面に絶縁層11bを形成し、端子パッド12a上の絶縁層11bを除去してビアホール15を形成し、ビアホール15内に端子パッド12aに導電接続する導電体16を充填した後、絶縁層11bの上面に配線導体14を形成する。さらに、配線導体14の上に絶縁層11cを形成する。ビルドアップ方式によって電子回路装置10を製造する。
請求項(抜粋):
多層回路基板と、1つの主面に端子パッドを有するチップ状電子部品とを備えた電子回路装置の製造方法であって、前記端子パッドが形成されている主面を上側にして前記チップ状電子部品をベース基板上に実装する工程と、前記ベース基板の上面に、前記ベース基板に実装されたチップ状電子部品の側面から上面に亘って前記端子パッドを覆うように絶縁層を形成する工程と、前記絶縁層の前記端子パッド上の部分を除去してビアホールを形成する工程と、該ビアホール内に前記端子パッドに導電接続する導電体を充填する工程と、前記絶縁層の上面に配線導体を形成する工程とを実施して電子回路装置を製造することを特徴とする電子回路装置の製造方法。
IPC (4件):
H05K 3/46
, H01L 21/56
, H01L 23/12
, H05K 1/18
FI (5件):
H05K 3/46 Q
, H05K 3/46 N
, H01L 21/56 E
, H05K 1/18 S
, H01L 23/12 N
Fターム (30件):
5E336AA11
, 5E336BB03
, 5E336CC32
, 5E336CC58
, 5E336GG11
, 5E346AA43
, 5E346CC08
, 5E346CC32
, 5E346CC40
, 5E346DD23
, 5E346DD24
, 5E346DD44
, 5E346EE35
, 5E346EE38
, 5E346FF07
, 5E346FF13
, 5E346FF14
, 5E346FF37
, 5E346FF45
, 5E346GG17
, 5E346GG18
, 5E346GG22
, 5E346GG28
, 5E346HH07
, 5E346HH31
, 5F061AA02
, 5F061BA03
, 5F061CA10
, 5F061CB02
, 5F061CB13
前のページに戻る