特許
J-GLOBAL ID：200903087668511035
ダイナミツクRAM
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-231476
公開番号（公開出願番号）：特開平5-075055
出願日： 1991年09月11日
公開日（公表日）： 1993年03月26日
要約：
【要約】 (修正有)【目的】 MOSFETのドレインにおけるデータ線のコンタクトホールのアスペクト比を小さく抑える。【構成】 ゲートがワード線4A,4Bに接続されドレイン5がデータ線12に接続された電荷入力制御用MOSFET30A,30Bと、このMOSFETのソース6,7とアース線との間に介在された電荷蓄積用の容量素子32A,32Bとで一メモリセルを構成するダイナミックRAMにおいて、前記データ線12を高融点金属層とするとともに前記容量素子よりも下層に位置付け、かつアース線を前記容量素子よりも上層に位置付けることを特徴とする。
請求項（抜粋）：
ゲートがワード線に接続されドレインがデータ線に接続された電荷入力制御用MOSFETと、このMOSFETのソースとアース線との間に介在された電荷蓄積用の容量素子とで一メモリセルを構成するダイナミックRAMにおいて、前記データ線を高融点金属層とするとともに前記容量素子よりも下層に位置付け、かつアース線を前記容量素子よりも上層に位置付けることを特徴とするダイナミックRAM。
FI (2件)：
H01L 27/10 325 H
, H01L 27/10 325 P
