特許
J-GLOBAL ID：200903087687929814
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-118624
公開番号（公開出願番号）：特開平5-313795
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】低電源電圧で動作可能なUVEPROMを有する半導体集積回路において、スタンバイ期間中の消費電力を減少させる。【構成】選択回路2により選択されるクロックにより、チャージポンプ8は動作するため、HALT期間中は制御信号発生器5からの選択信号によりチャージポンプ8に入力するクロックをカットして、チャージポンプ8を停止させる。これにより、動作電流をカットする。また、HALT解除の信号により発振器3を動作させると共に、発振周波数の高い発振器3の出力クロックによってチャージポンプ8を動作させ、出力電圧VPM9を急激に昇圧させる。また、発振器3はカウントアップタイマ4の設定数だけ発振すると、タイマ4の終了信号により動作を停止し、チャージポンプ8への入力クロックを外部クロックより生成される第1のクロック1に変更する事により、発振器3及びチャージポンプ8の動作電流を減少させる。
請求項（抜粋）：
低電源電圧で動作可能なPROMを有する半導体集積回路において、電源電圧よりも高い電圧を発生する昇圧回路と、前記昇圧回路へ供給する第1のクロックの入力端子と、前記第1のクロックよりも周波数の高い第2のクロックを生成する内部発振器と、前記第2のクロックをカウントするカウンタと、前記カウンタの出力により制御信号を出力する制御信号発生回路と、前記制御信号により前記昇圧回路に入力するクロックを選択する選択回路とを備えたことを特徴とする半導体集積回路。
IPC (3件)：
G06F 1/32
, G06F 15/02 305
, G11C 11/41
G06F 1/00 332 B
, G11C 11/34 A
