特許

J-GLOBAL ID：200903087707165620

データ通信試験装置

発明者： 田 村 直 子
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-078628
公開番号（公開出願番号）：特開2000-278362
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 データの蓄積を行わずにリアルタイムにループバックテストを行う。【解決手段】 データ通信試験装置1は、送受信を比較する送受信データ比較部14とを有する。送受信データ比較部14は、送信データを遅延させるデータ遅延回路31と、データ遅延回路31で遅延された送信データと受信データとの排他的論理和を演算する一致検出回路32と、送受信データ比較部14の動作制御を行う比較回路制御部33とを有する。ループバックテストを行う場合に、受信データの受信タイミングに合わせて送信データを遅延させ、遅延させた遅延送信データと受信データとを比較し、複数のデータ分連続して送受信データが不一致の場合には、遅延時間を変更した遅延送信データと受信データとを再度比較するようにしたため、ループバック経路3の伝搬遅延時間の影響を受けることなく、送受信データの比較をリアルタイムに行うことができる。

請求項（抜粋）：

データの送受信を行う通信装置からループバック経路に送出された試験送信データと、前記ループバック経路を介して前記通信装置で受信された試験受信データとを比較することにより、データ通信エラーを検出するデータ通信試験装置であって、前記試験受信データおよび前記試験送信データはそれぞれ、複数のデータビットからなるフレームを単位として構成され、前記試験受信データの位相に合うように前記試験送信データを遅延させる遅延回路と、前記試験受信データと前記遅延回路で遅延された遅延試験送信データとが一致するか否かをフレームごとに比較する比較回路と、を備えることを特徴とするデータ通信試験装置。

IPC (3件)：

H04L 29/14 ,  H04J 3/00 ,  H04J 3/14

FI (3件)：

H04L 13/00 315 A ,  H04J 3/00 U ,  H04J 3/14 A

Fターム (10件)：

5K028AA07 ,  5K028MM14 ,  5K028PP12 ,  5K028PP22 ,  5K028PP26 ,  5K035AA04 ,  5K035AA06 ,  5K035EE02 ,  5K035GG02 ,  5K035GG06