特許

J-GLOBAL ID：200903087714699095

半導体装置及びその作製方法

発明者： 上島 正弘
出願人/特許権者： ソニー株式会社
代理人 (1件)： 大澤 斌 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-221295
公開番号（公開出願番号）：特開2003-037184
出願日： 2001年07月23日
公開日（公表日）： 2003年02月07日
要約：

【要約】【課題】 トランジスタ特性やコンタクト開口性に不都合な影響がなく、かつプロセスばらつきが生じても、拡散層取り出し電極とゲート電極の絶縁耐圧を良好に確保できる構成を備えたTAT・DRAMセルを有する半導体装置を提供する。【解決手段】 本半導体装置のTAT・DRAMセル部40は、拡散層取り出し電極22が、第1の層間絶縁膜38を貫通し、SiNキャップ層36で停止する導電性サイドウォール42を拡散層取り出し電極22の周りに有することを除いて、従来のTAT・DRAMセル部10と同じ構成を備えている。導電性サイドウォール42は、拡散層取り出し電極22と同じように、リンドープトポリシリコンで形成されている。

請求項（抜粋）：

半導体基板に形成した溝内にゲート絶縁膜を介して埋め込んだゲート電極と、溝の側方の半導体基板表面領域に形成した拡散層と、前記ゲート電極及び拡散層上に順次設けられた絶縁性キャップ層及び層間絶縁膜と、前記層間絶縁膜及び絶縁性キャップ層をプラグ状に貫通して、前記拡散層に接続された拡散層取り出し電極とを備えたTAT・DRAMセルを有する半導体装置において、前記拡散層取り出し電極が、前記層間絶縁膜を貫通し、前記絶縁性キャップ層で停止する導電性サイドウォールを前記拡散層取り出し電極の周りに有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108

FI (3件)：

H01L 27/10 671 Z ,  H01L 21/90 D ,  H01L 27/10 681 A

Fターム (45件)：

5F033JJ04 ,  5F033KK01 ,  5F033MM07 ,  5F033NN05 ,  5F033NN11 ,  5F033NN31 ,  5F033PP06 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ59 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR08 ,  5F033SS11 ,  5F033TT06 ,  5F033VV16 ,  5F033XX00 ,  5F033XX15 ,  5F033XX34 ,  5F083AD04 ,  5F083GA02 ,  5F083GA27 ,  5F083GA30 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR09 ,  5F083PR10 ,  5F083PR12 ,  5F083PR21 ,  5F083PR36 ,  5F083PR39 ,  5F083PR40

引用特許：

審査官引用 (3件)

• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-107852   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-111726   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-002108   出願人：日本電気株式会社