特許
J-GLOBAL ID：200903087714706873
インピーダンス整合回路,及び測定用薄膜プローブ
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-211560
公開番号（公開出願番号）：特開平10-056305
出願日： 1996年08月09日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 被評価対象となるFETを大信号動作させるような場合においても、容易に入出力インピーダンスを変化させることができ、評価作業を短時間でかつ容易に行うことができるインピーダンス整合回路を得ること。【解決手段】 スイッチ用のFET4a〜4cを用いて複数のスタブ線路3a〜3cのうちの必要なものを選択して主線路2に接続可能な構成とする。
請求項（抜粋）：
被評価素子の入力側または出力側に配置され、該被評価素子の入出力インピーダンスを整合するインピーダンス整合回路であって、主線路が形成された整合基板と、上記主線路に電気的に接続されることで上記主線路のインピーダンスを変化させる、スタブと電界効果トランジスタとを交互に複数個直列接続してなる複数のパッシブ回路と、上記主線路と上記各パッシブ回路との間に直列接続して設けられ、上記被評価素子の特性に応じてオン/オフ制御されるスイッチ用の電界効果トランジスタとを備えたことを特徴とするインピーダンス整合回路。
IPC (5件)：
H01P 5/02 603
, H01P 3/08
, H03F 1/56
, H03F 3/60
, H03H 7/38
H01P 5/02 603 E
, H01P 3/08
, H03F 1/56
, H03F 3/60
, H03H 7/38 B
