特許

J-GLOBAL ID：200903087721916980

半導体装置及びその製造方法

発明者： 粟野 祐二 ,  前田 毅
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-327156
公開番号（公開出願番号）：特開平8-186249
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：

【要約】【目的】 半導体装置及びその製造方法に関し、簡単な製造工程で、且つ、再現性良くシリコン相補型回路装置より高速特性を有する高性能の相補型半導体回路装置を得る。【構成】 シリコンゲルマニウム基板1上に、Ge組成が増加するグレーデッドSi1-x Gex 層2、ゲルマニウムを主成分とする能動層3、及び、Ge組成が減少するグレーデッドSi1-y Gey 層4を設け、その一部領域にシリコンゲルマニウム能動層3をチャネル層とするp型トランジスタ7を形成すると共に、隣接する領域に高抵抗III-V族化合物半導体層5を介して設けたIII-V族化合物半導体能動層6にn型トランジスタ8を形成する。

請求項（抜粋）：

シリコンゲルマニウム基板上に、ゲルマニウム組成が増加するグレーデッドシリコンゲルマニウム層、ゲルマニウムを主成分とする能動層、及び、ゲルマニウム組成が減少するグレーデッドシリコンゲルマニウム層を設け、その一部領域に前記シリコンゲルマニウム能動層をチャネル層とするp型トランジスタを構成すると共に、少なくともこの前記p型トランジスタを設けた領域に隣接する領域に、V族元素が化学量論比に対して1〜2%多いIII-V族化合物半導体層、及び、III-V族化合物半導体能動層を設け、前記III-V族化合物半導体能動層をチャネル層とするn型トランジスタを設けたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/095

FI (3件)：

H01L 29/80 H ,  H01L 27/08 321 B ,  H01L 29/80 E