特許

J-GLOBAL ID：200903087734062220

乱数発生装置

発明者： 源代 裕治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-245681
公開番号（公開出願番号）：特開平11-085476
出願日： 1997年09月10日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】所望のノイズ特性に応じて、乱数列のビット幅を調整することにより、SN比に応じた所定の特性を持つ乱数列を供給できる乱数発生装置を実現する。【解決手段】 正規乱数発生器10により、正規分布特性を有する乱数列S10を発生し、シフタ20に供給する。シフタ20は、外部から入力されたビット幅制御信号SCNT に応じて乱数列S10のビット幅を調整し、ビット幅制御信号SCNT がローレベルのとき、乱数列S10の上位の2ビットを切り捨て、ビット幅制御信号SCNT がハイレベルのとき、乱数列S10を1ビット右シフトし、さらに最上位ビットMSBを切り捨てて乱数列S20を発生する。乱数列S20をディジタル/アナログ変換器30によりアナログ信号に変換し、ノイズとして外部に供給するので、所望のSN比に応じて最適な特性を持つ乱数列およびそれに基づいたノイズを発生できる。

請求項（抜粋）：

所定のビット幅を有する乱数列を発生する乱数発生手段と、所望のSN比に応じて、上記乱数発生手段により生成された乱数列のビット幅を調整し、ビット幅調整後の乱数列を出力するビット幅制御手段とを有する乱数発生装置。

IPC (3件)：

G06F 7/58 ,  H03K 3/84 ,  H03M 1/08

FI (3件)：

G06F 7/58 C ,  H03K 3/84 A ,  H03M 1/08 B