特許

J-GLOBAL ID：200903087746873542

遅延時間計算装置

発明者： 鵜崎 浩
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-134523
公開番号（公開出願番号）：特開平6-348777
出願日： 1993年06月04日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 LSI設計で遅延値デ-タ出力後にモジュ-ルの回路変更又はレイアウト変更があった場合、遅延時間計算が高速に処理できる遅延時間計算装置を得ること。【構成】 遅延値デ-タ出力後論理回路接続情報2におけるモジュ-ルに回路変更あるいはレイアウト変更があった場合に変更あったモジュ-ル情報6を認識し変更モジュ-ルに対してのみ遅延時間を計算する遅延時間計算手段7と、遅延値デ-タ5の内変更モジュ-ルに対する遅延時間を書き換える遅延時間書き換え手段8とを設けた。

請求項（抜粋）：

論理回路接続情報および遅延時間計算に必要な遅延パラメ-タライブラリファイルを入力して遅延時間の計算をし上記論理回路の遅延値デ-タを出力する遅延時間計算装置において、上記遅延値デ-タ出力後上記論理回路接続情報におけるモジュ-ルに回路変更あるいはレイアウト変更があった場合に上記変更あったモジュ-ル情報を認識し上記変更モジュ-ルに対してのみ遅延時間を計算する遅延時間計算手段と、上記遅延値デ-タの内上記モジュ-ルに対する遅延時間を書き換える遅延時間書き換え手段とを備えていることを特徴とする遅延時間計算装置。