特許
J-GLOBAL ID：200903087761844184
MOS演算増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-296876
公開番号（公開出願番号）：特開平5-226947
出願日： 1991年11月13日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】差動増幅回路と出力バッファ回路から構成されるMOS演算増幅回路において広い同相入力範囲特性を得る。【構成】差動増幅回路と出力バッファ回路から構成されるMOS演算増幅回路において、差動増幅回路の出力にソースが、出力バッファ回路の入力にドレインが接続されたゲート接地MOSトランジスタを有し、該ゲート接地MOSトランジスタのドレイン及びソースにそれぞれ電流値の等しい第1,第2の定電流源を有する。【効果】差動増幅回路と出力バッファ回路から構成されるMOS演算増幅回路において広い同相入力範囲特性が得られる。
請求項（抜粋）：
第1導電型のMOSトランジスタにより構成される差動入力段と第2導電型のMOSトランジスタによりなる前記差動入力段に対する能動負荷とを含む差動増幅回路と、前記第1導電型のMOSトランジスタにより構成されるソースフォロワ回路からなる前記差動増幅回路の出力を受ける出力バッファ回路とを含んで構成されるMOS演算増幅回路において、前記差動増幅回路の出力にソースが接続され、前記出力バッファ回路の入力にドレインが接続されたゲート接地のMOSトランジスタと、該ゲート接地のMOSトランジスタのソース及びドレインにそれぞれ接続された電流値の等しい第1および第2の定電流源とを有していることを特徴とするMOS演算増幅回路。
IPC (5件)：
H03F 3/45
, H03F 3/343
, H03F 3/345
, H03F 3/50
, H03K 19/0185
