特許
J-GLOBAL ID：200903087767912440
A/D変換回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平7-317215
公開番号（公開出願番号）：特開平9-135170
出願日： 1995年11月10日
公開日（公表日）： 1997年05月20日
要約：
【要約】【課題】 アナログ信号とリファレンス信号の比較動作期間を実比較動作にて必要な最短期間にすることによって、消費電力を低減できるA/D変換回路を提供する。【解決手段】 D/A変換回路110で形成されたリファレンス信号Vrefnとアナログ信号Vinとを入力として比較動作を行うコンパレータ102と、最小電位差を形成するアナログ信号Vinとリファレンス信号Vrefnとの比較動作に要する最短比較動作期間を形成する比較動作期間制御回路101とを備えたA/D変換回路100では、コンパレータ102の比較動作期間が比較動作期間制御回路101が形成する最短比較動作期間とされる。
請求項（抜粋）：
アナログ信号をディジタル信号に変換するために比較対象とされる複数のリファレンス電位を形成するリファレンス電位形成手段と、上記アナログ信号電位と上記リファレンス電位との比較手段と、上記アナログ信号電位と上記リファレンス電位との比較動作に必要な最短比較動作期間を形成する比較動作期間形成手段と、を備え、上記最短比較動作期間は、上記比較手段の比較動作期間にされることを特徴とするA/D変換回路。
IPC (2件)：
FI (2件)：
前のページに戻る
