特許

J-GLOBAL ID：200903087768195475

半導体装置の製造方法

発明者： 新井 隆
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-150484
公開番号（公開出願番号）：特開2000-340675
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】 2重ウエル構造の半導体装置における製造工数の削減を図る。【解決手段】 本発明の半導体装置の製造方法は、例えばP型の半導体基板1上に第1のP型ウエル2及びN型ウエル3が形成され、このN型ウエル3内に第2のP型ウエル11が形成されて成るものにおいて、前記第2のP型ウエル11の形成工程が、少なくとも前記第1のP型ウエル2上の素子分離膜7下におけるチャネルストッパ層12aやソース・ドレイン領域間におけるパンチスルーストッパ層12bの形成工程と同一工程で形成されることを特徴とする。

請求項（抜粋）：

一導電型の半導体基板上に第1の一導電型ウエル及び逆導電型ウエルが形成され、この逆導電型ウエル内に第2の一導電型ウエルが形成されて成る半導体装置の製造方法において、前記第2の一導電型ウエルの形成工程が、少なくとも前記第1の一導電型ウエル上の素子分離膜下におけるチャネルストッパ層及び/またはソース・ドレイン領域間におけるパンチスルーストッパ層の形成工程と同一工程で形成されることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/8238 ,  H01L 27/092

Fターム (18件)：

5F048AA05 ,  5F048AA09 ,  5F048AC03 ,  5F048BB06 ,  5F048BB08 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BD04 ,  5F048BE01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE05 ,  5F048BG12 ,  5F048BH07 ,  5F048DA10 ,  5F048DA12 ,  5F048DA25