特許
J-GLOBAL ID:200903087778350193
スイッチ回路
発明者:
,
出願人/特許権者:
代理人 (2件):
佐藤 強
, 小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2006-059376
公開番号(公開出願番号):特開2007-116653
出願日: 2006年03月06日
公開日(公表日): 2007年05月10日
要約:
【課題】2つのPチャネルMOSFETを直列接続して構成されるスイッチ回路について、ゲート電位が不定となった場合でも非導通状態を確実に維持する。【解決手段】スイッチ回路11を構成する2つのPチャネルMOSFET1,2のドレインとゲートとの間に接続されるツェナーダイオード5に対して、抵抗素子12を並列に接続したので、ゲートがオープン状態となり、且つ入力側が低電圧,出力側が高電圧となった場合でも、スイッチ回路11を確実に非導通状態にする。【選択図】図1
請求項(抜粋):
ソース,ドレイン間に形成される寄生ダイオードのカソード側が共通となるように直列接続されると共に、ゲートが共通に接続される2つのPチャネルMOSFETと、
前記直列接続点と前記ゲートとの間に接続されるゲート保護用のツェナーダイオードとを備え、
前記ゲートに与える電圧を制御することで、前記2つのMOSFETを断続するように構成される双方向スイッチ回路において、
前記ツェナーダイオードに対して並列に、抵抗素子を接続したことを特徴とするスイッチ回路。
IPC (6件):
H03K 17/687
, H01L 21/823
, H01L 27/088
, H01L 27/06
, H01L 21/822
, H01L 27/04
FI (5件):
H03K17/687 G
, H01L27/08 102F
, H01L27/06 311B
, H01L27/06 102A
, H01L27/04 H
Fターム (32件):
5F038BH02
, 5F038BH05
, 5F038BH19
, 5F038CD16
, 5F038DF01
, 5F038EZ20
, 5F048AB10
, 5F048AC01
, 5F048AC10
, 5F048CC02
, 5F048CC06
, 5F048CC08
, 5J055AX06
, 5J055BX17
, 5J055CX28
, 5J055DX14
, 5J055DX22
, 5J055DX61
, 5J055DX72
, 5J055DX83
, 5J055EX02
, 5J055EY01
, 5J055EY13
, 5J055EY21
, 5J055EZ12
, 5J055FX04
, 5J055FX13
, 5J055FX20
, 5J055FX32
, 5J055FX34
, 5J055FX37
, 5J055GX01
引用特許:
出願人引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2000-225198
出願人:株式会社東芝
審査官引用 (1件)
前のページに戻る