特許
J-GLOBAL ID：200903087796417483
キャパシタ製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平10-032501
公開番号（公開出願番号）：特開平10-303395
出願日： 1998年02月16日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 コンタクト抵抗の増加を抑制する半導体装置のキャパシタ製造方法を提供する。【解決手段】 第1導電層パタン103a及びその上部の食刻阻止膜パタンを形成する段階と、その上に層間絶縁膜を形成する段階と、前記食刻阻止膜パタンをストッパとして前記層間絶縁膜を食刻することにより前記第1導電層パタン103aの間に層間絶縁膜パタン107aを形成する段階と、前記食刻阻止膜パタンを除去する段階と、前記第1導電層パタン103aの上に誘電体膜109を形成する段階と、該誘電体膜109上に第2導電層111を形成する段階と、を含むことを特徴とするキャパシタ製造方法。
請求項（抜粋）：
第1導電層パタン及びその上部の食刻阻止膜パタンを形成する段階と、その上に層間絶縁膜を形成する段階と、前記食刻阻止膜パタンをストッパとして前記層間絶縁膜を食刻することにより前記第1導電層パタンの間に層間絶縁膜パタンを形成する段階と、前記食刻阻止膜パタンを除去する段階と、前記第1導電層パタンの上に誘電体膜を形成する段階と、該誘電体膜上に第2導電層を形成する段階と、を含むことを特徴とするキャパシタ製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 B
, H01L 27/04 C
, H01L 27/10 651
