特許
J-GLOBAL ID:200903087811383698
バンドギャップ回路及びこれを用いたパワー・オン・クリア回路
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-227611
公開番号(公開出願番号):特開2002-043917
出願日: 2000年07月27日
公開日(公表日): 2002年02月08日
要約:
【要約】【課題】 VDDが検出電圧VPOC 以下の範囲でリセット信号が解除されることのないPOC回路及びそれに用いるバンドギャップ回路を提供する。【解決手段】 MOSバンドギャップ回路100を、スタートアップ手段170と、所定の電圧の基準信号と第1の内部制御信号と第2の内部制御信号を出力するリファレンス電圧回路部110と、印加された電圧を分圧した第1の分圧電圧と第2の分圧電圧(但し、第1の分圧電圧≧第2の分圧電圧とする)とスタートアップ手段制御電圧を出力する制御電圧発生回路部120と、第1の分圧電圧を入力信号とし、その反転信号を出力するINV130と、制御電圧発生回路部120から出力された第2の分圧電圧と、リファレンス電圧回路部110から出力された第2の内部制御信号とを比較入力とする比較回路150,160を備えた比較手段140とを含み構成する。
請求項(抜粋):
高位側電源電圧が所定の値を超えると起動し、少なくとも所定の電圧の基準信号と第1,第2の内部制御信号を出力するリファレンス電圧回路部と、前記高位側電源電圧の供給開始直後から、少なくとも前記リファレンス電圧回路部を含む所定の回路部が能動状態になるまでの初期状態時間を短縮させるための第3の内部制御信号を出力するスタートアップ手段と、前記第1の内部制御信号を受けて動作を開始し、少なくとも印加された電圧を分圧した第1の分圧電圧と第2の分圧電圧(但し、第1の分圧電圧≧第2の分圧電圧とする)とを出力する制御電圧発生回路部と、前記第1の分圧電圧を入力信号とし、その反転信号を第1制御信号として出力するインバータと、前記制御電圧発生回路部から出力された第2の分圧電圧と前記第2の内部制御信号とを比較入力とする複数の比較回路を備え、この中の一つの比較回路から比較結果を第2制御信号として出力する比較手段と、を少なくとも含むことを特徴とするバンドギャップ回路。
IPC (2件):
FI (2件):
H03K 17/22 B
, H03K 17/687 Z
Fターム (17件):
5J055AX57
, 5J055BX41
, 5J055CX27
, 5J055DX22
, 5J055EX07
, 5J055EY10
, 5J055EY12
, 5J055EY21
, 5J055EZ10
, 5J055EZ65
, 5J055FX05
, 5J055FX12
, 5J055FX32
, 5J055FX38
, 5J055GX01
, 5J055GX02
, 5J055GX05
前のページに戻る